襯底是所有半導體芯片的底層材料，起到物理支撐、導熱、導電等作用。有數(shù)據顯示，襯底成本大約占晶圓加工總成本的50%，外延片占25%，器件晶圓制造環(huán)節(jié)20%，封裝測試環(huán)節(jié)5%。

  SiC碳化硅襯底不止貴生產工藝還復雜，與Si硅片相比，SiC很難處理。SiC單晶襯底加工過程包括單晶多線切割、研磨、拋光、清洗最終得到滿足外延生長的襯底片。碳化硅是世界上硬度排名第三的物質，不僅具有高硬度的特點，高脆性、低斷裂韌性也使得其磨削加工過程中易引起材料的脆性斷裂從而在材料表面留下表面破碎層，且產生較為嚴重的表面與亞表層損傷，影響加工精度。

  所以在研磨、鋸切和拋光階段，對SIC襯底挑戰(zhàn)也非常大，其加工難主要體現(xiàn)在：①硬度大，莫氏硬度分布在9.2～9.6；②化學穩(wěn)定性高，幾乎不與任何強酸或強堿發(fā)生反應；③加工設備尚不成熟。因此，碳化硅襯底切割、SIC襯底研磨拋光、加工的耗材還需不斷發(fā)展和完善。

  SiC襯底的表面超光滑是必備條件。碳化硅襯底表面的不平整會導致其表面同質外延的SiC薄膜和異質外延的GaN薄膜位錯密度的增加，從而影響器件性能。上述應用領域的快速發(fā)展要求SiC晶片表面能達到原子級平整且表面幾乎無微觀缺陷，SiC晶片的超精密平整技術研究對于促進第三代半導體技術的發(fā)展具有極其重要的意義。

本文由無錫吉致電子科技原創(chuàng)，版權歸無錫吉致電子科技，未經允許，不得轉載，轉載需附出處及原文鏈接。http://5minute-ebook.com/

無錫吉致電子科技有限公司

聯(lián)系電話：17706168670

郵編：214000

地址：江蘇省無錫市新吳區(qū)行創(chuàng)四路19-2